PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07131025 A

(43) Date of publication of application: 19 . 05 . 95

(51) Int. CI

H01L 29/786 H01L 21/8238 H01L 27/092

(21) Application number: 05277034

(22) Date of filing: 05 . 11 . 93

(71) Applicant:

HITACHI LTD

(72) Inventor:

MASUDA HIROO SATO HISAKO NAKAMURA TAKAHIDE TSUNENO KATSUMI ICHIKAWA JINKO IKEDA TAKAHIDE KASHU NOBUYOSHI MITANI SHINICHIRO


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND FABRICATION THEREOF

(57) Abstract:

PURPOSE: To enhance controllability of the threshold voltage for a MOSFET constituting a semiconductor integrated circuit device having SOT structure.

CONSTITUTION: The semiconductor integrated circuit device comprises a SOI substrate in which a semiconductor layer 1c is formed on a semiconductor substrate 1a through an insulating layer 1b. In the insulating layer 1b, lower electrodes $3n_4$, $3p_4$ are provided on the semiconductor layer 1c below an nMOS 3n and a pMOS 3p such that a predetermined fixed bias voltage can be applied thereto.

COPYRIGHT: (C)1995,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-131025

(43)公開日 平成7年(1995)5月19日


(51) Int.Cl. ⁶ H 0 1 L	29/786 21/8238 27/092		庁内整理番号	FΙ			1	技術表示箇所	
			9056-4M	H01L	29/ 78	3 1 1	G		
			9170-4M		27/ 08	3 2 1	В		
				審査請求	未請求	請求項の数20	OL	(全 25 頁)	
(21)出願番号	₱	特願平5-277034		(71)出願人	0000051	08			
				株式会社日立製作所					
(22)出顧日		平成 5 年 (1993) 11月 5 日 東京				京都千代田区神田駿河台四丁目 6 番地			
				(72)発明者	•				
					東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内				
				(CO) Sent tr			/ % M		
				(72)発明者		**	alue H	6	
						骨梅市今井2326₹ ラックス開発士ご		K 八 云 在 日	
				(70) 99 mg +s		アパイス開発セン	/ 7 N		
				(72)発明者			2.Lr5. 4/	₽-₽ Δ₩Π₩	
						身梅市今井2326都 ≓バイス開発→こ		K 丸云在口工	
				(7.4) (b.m. t		デバイス開発セン	/ % M		
				(74)代理人	光 理工	筒井 大和	E	1.40年(マケサン	
							挕	最終頁に続く	

(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

SOI構造の半導体集積回路装置を構成する MOS・FETのしきい値電圧の制御性を向上させる。 半導体基板1a上に絶縁層1bを介して半導 体層1cの形成されたSOI基板を有する半導体集積回 路装置であって、その絶縁層1 bにおいて、半導体層1 cに形成されnMOS3nおよびpMOS3pの下方 に、下部電極3n, 3p, を設け、その下部電極3n 4,3p,に所定の固定バイアス電圧を印加することが 可能な構造とした。

凶 1



3 n4 : 下部電極

30

2

【特許請求の範囲】

【請求項1】 半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記半導体基板の上部において、前記MIS・FETの少なくともゲート電極に対向する位置に下部電極を設け、前記ゲート電極と、前記下部電極とのいずれか一方に固定バイアス電圧が印加されるように設定したことを特徴とする半導体集積回路装置。

1

【請求項2】 半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記半導体基板の上部において、前記MIS・FETの少なくともゲート電極に対向する位置に、前記ゲート電極の構成材料とは仕事関数の異なる材料からなる下部電極を設け、前記ゲート電極と、前記下部電極とのいずれか一方に固定バイアス電圧が印加されるように設定したことを特徴とする半導体集積回路装置。

【請求項3】 半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を 20 有する半導体集積回路装置であって、前記半導体基板の上部において、前記MIS・FETの少なくともゲート電極に対向する位置に、前記ゲート電極の構成材料とは仕事関数の異なる材料からなる下部電極を設け、前記ゲート電極と前記下部電極とを電気的に接続したことを特徴とする半導体集積回路装置。

【請求項4】 請求項1、2または3記載の半導体集積回路装置において、前記下部電極を、所定の導電形の不純物を導入することによって構成するとともに、前記下部電極の導電形とは異なる導電形のウエルで取り囲み、前記下部電極と前記ウエルとの接合部に逆バイアス電圧が印加されるように設定したことを特徴とする半導体集積回路装置。

【請求項5】 半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記絶縁層中において、前記MIS・FETの少なくともゲート電極に対向する位置に下部電極を設け、前記ゲート電極と、前記下部電極とのいずれか一方に固定バイアス電圧が印加されるように設定したことを特徴とする半導体集積回路装 40置。

【請求項6】 半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記絶縁層中において、前記MIS・FETの少なくともゲート電極に対向する位置に、前記ゲート電極の構成材料とは仕事関数の異なる材料からなり、所定の電位に設定することの可能な下部電極を設けたことを特徴とする半導体集積回路装置。

【請求項7】 半導体基板上に絶縁層を介して形成され 50 特徴とする半導体集積回路装置。

た半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記絶縁層中において、前記MIS・FETの少なくともゲート電極に対向する位置に、前記ゲート電極の構成材料とは仕事関数の異なる材料からなる下部電極を設け、前記MIS・FETのゲート電極と前記下部電極とを電気的に接続したことを特徴とする半導体集積回路装置。

半導体基板上に絶縁層を介して形成され 【請求項8】 た半導体層にMIS・FETが形成されたSOI基板を 有する半導体集積回路装置であって、前記半導体基板の 上部において、前記MIS・FETの少なくともゲート 電極に対向する位置に前記ゲート電極の構成材料とは仕 事関数の異なる材料からなる下部電極を備え、前記ゲー ト電極と前記下部電極とのいずれか一方に固定バイアス 電圧が印加されるように設定されたMIS・FETを前 記SOI基板上の内部回路領域に配置し、前記半導体基 板の上部において、前記MIS・FETの少なくともゲ ート電極に対向する位置に前記ゲート電極の構成材料と は仕事関数の異なる材料からなる下部電極を備え、前記 ゲート電極と前記下部電極とを電気的に接続したMIS ・FETを前記SOI基板上の外部回路領域に配置した ことを特徴とする半導体集積回路装置。

【請求項9】 半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記絶縁層中において、前記MIS・FETの少なくともゲート電極に対向する位置に前記ゲート電極の構成材料とは仕事関数の異なる材料からなる下部電極を備え、前記ゲート電極と前記下部電極とのいずれか一方に固定バイアス電圧が印加されるように設定したMIS・FETを前記SOI基板上の内部回路領域に配置し、前記絶縁層中において、前記MIS・FETの少なくともゲート電極に対向する位置に前記ゲート電極の構成材料とは仕事関数の異なる材料からなる下部電極を備え、前記ゲート電極と前記下部電極とを電気的に接続したMIS・FETを前記SOI基板上の外部回路領域に配置したことを特徴とする半導体集積回路装置。

【請求項10】 請求項1~9のいずれか一項に記載の 半導体集積回路装置において、前記下部電極を、前記M IS・FETのチャネル領域の下方にのみ配置したこと を特徴とする半導体集積回路装置。

【請求項11】 請求項1~9のいずれか一項に記載の 半導体集積回路装置において、前記下部電極を、前記M IS・FETのチャネル領域およびソース領域の下方に のみ配置したことを特徴とする半導体集積回路装置。

【請求項12】 請求項3または7記載の半導体集積回路装置において、前記ゲート電極と前記半導体層との間のゲート絶縁膜の厚さと、前記下部電極と前記半導体層との間の下部絶縁膜の厚さとを異なるようにしたことを特徴とする半導体集積回路装置。

【請求項13】 半導体基板上に絶縁層を介して形成さ 前記 れた半導体層にMIS・FETが形成されたSOI基板 を有する半導体集積回路装置であって、前記絶縁層中に おいて、前記MIS・FETの少なくともゲート電極に 対向する位置に、前記ゲート電極の構成材料とは仕事関 数の異なる材料からなり、所定の電位に設定することの 可能な下部電極を設けるとともに、前記下部電極の下方 に、キャパシタ絶縁膜を介して互いに対向する一対のキャパシタ電極を設け、前記一対のキャパシタ電極のうち のいずれか一方を、前記MIS・FETを構成する一対 10 程。 の半導体領域のいずれか一方に接続することによりメモ リセルを構成したことを特徴とする半導体集積回路装 に (1)

【請求項14】 半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記絶縁層中において、前記MIS・FETのゲート電極に対向する位置に、前記ゲート電極の構成材料とは仕事関数の異なる材料からなり、前記MIS・FETの一対の半導体領域に重なる大きさに形成されたフローティングゲートを設20けることによりメモリセルを構成したことを特徴とする半導体集積回路装置。

【請求項15】 半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記絶縁層中において、前記MIS・FETのゲート電極に対向する位置に、前記ゲート電極の構成材料とは仕事関数の異なる材料からなり、前記MIS・FETの一対の半導体領域に重なる大きさに形成されたフローティングゲートを設けるとともに、前記半導体基板において、前記フローティングゲートに対向する位置に、コントロールゲート部を設けることによりメモリセルを構成したことを特徴とする半導体集積回路装置。

【請求項16】 請求項15記載の半導体集積回路装置において、前記コントロールゲート部を、所定の導電形の不純物を導入することによって構成するとともに、前記コントロールゲート部の導電形とは異なる導電形のウエルで取り囲み、前記コントロールゲート部と前記ウエルとの接合部に逆バイアス電圧が印加されるように設定したことを特徴とする半導体集積回路装置。

【請求項17】 半導体基板上に絶縁層を介して形成された半導体層上に第2絶縁層を介して電極が複数形成されたSOI基板を有する半導体集積回路装置であって、前記半導体基板の上部において、前記電極とそれに隣接する電極との間の位置に下部電極を設けることにより電荷移送素子を構成したことを特徴とする半導体集積回路装置。

【請求項18】 半導体基板上に絶縁層を介して形成された半導体層上に第2絶縁層を介して電極が複数形成されたSOI基板を有する半導体集積回路装置であって、

前記絶縁層中において、前記電極とそれに隣接する電極の間の位置に下部電極を設けることにより電荷移送素子を構成したことを特徴とする半導体集積回路装置。

【請求項19】 請求項1、2または3記載の半導体集積回路装置を製造する際に、以下の工程を有することを特徴とする半導体集積回路装置の製造方法。

- (a) 第1の半導体基板の主面と第2の半導体基板の主面とを絶縁膜を介して貼り合わせることにより、前記第1の半導体基板と前記第2の半導体基板とを接合する工程。
- (b) 前記第2の半導体基板の裏面を所定量除去することにより半導体層を形成する工程。
- (c) 前記半導体層上にイオン打ち込み用のマスクパターンを形成した後、前記半導体層の下層の前記第1の半導体基板の上部に所定の不純物イオンを打ち込み、前記第1の半導体基板の上部に下部電極となる半導体領域を形成する工程。
- (d) 前記半導体層に対して選択酸化処理を施すことにより、前記半導体層の素子分離領域に素子分離絶縁膜を 形成する工程。
- (e)前記半導体層の素子形成領域にMIS・FETを 形成する工程。

【請求項20】 請求項5、6または7記載の半導体集 積回路装置を製造する際に、以下の工程を有することを 特徴とする半導体集積回路装置の製造方法。

- (a) 第3の半導体基板に対して選択酸化処理を施すことにより、前記第3の半導体基板の主面において素子分離領域に素子分離絶縁膜を形成する工程。
- (b)前記第3の半導体基板の主面上に所定の導電形の 〕 導体パターンを形成した後、所定の絶縁膜を堆積する工 程。
 - (c) 前記所定の絶縁膜と第4の半導体基板とを貼り合わせることにより、前記第3の半導体基板と前記第4の半導体基板とを接合する工程。
 - (d) 前記第3の半導体基板の裏面を、前記素子分離絶 緑膜が露出するまで除去することにより半導体層を形成 する工程。
 - (e) 前記半導体層にMIS・FETを形成する工程。 【発明の詳細な説明】

40 [0001]

【産業上の利用分野】本発明は、半導体集積回路装置およびその製造技術に関し、特に、SOI (Silicon On I nsulator) 構造を有する半導体集積回路装置およびその製造技術に適用して有効な技術に関するものである。

【0002】なお、以下の説明においては、nチャネルMOS・FETをnMOS、pチャネルMOS・FETをpMOS、それら双方のMOS・FETを組み合わせて構成した相補型(Complimentary)MOS・FETをCMOSという。

50 [0003]

4

【従来の技術】SOI技術は、絶縁層上に形成された半 導体薄膜層に、所定の半導体集積回路素子(以下、単に 素子という)を形成する技術であり、例えば以下のよう な利点がある。

【0004】(1). 完全な素子分離が可能なので、配線-基板間の寄生容量や拡散層容量等を低減でき、半導体集積回路装置の動作速度を向上させることができる。

【0005】(2). 寄生MOSトランジスタや寄生パイポーラトランジスタ等のような能動的寄生素子の形成を防止できるので、ラッチアップ等を防止することができる。

【0006】(3). 半導体メモリ製品等において問題となる α 線ソフトエラーの耐性を向上させることができる。【0007】従来のSOI技術については、例えば(1). アイ・イー・イー・イー トランスオン エレクトロンデバイス (IEEE Trans on Electron Devices) 1993年1月発行、Vol40, NO. 1, PP179~186に記載がある。

【0008】この文献には、絶縁層上の半導体薄膜層に nMOSを設ける場合について記載があり、そのしきい 20 値電圧を所定値に設定するために、そのチャネル領域に 高濃度のp型不純物を導入する技術が開示されている。

【0009】しかし、チャネル領域の不純物濃度を高く設定すると、キャリヤの移動度が低下することによりnMOSの伝達コンダクタンスが低下したり、また、ドレイン領域とチャネル領域との接合耐圧が低下したりする問題があった。

【0010】 このような問題を改善する技術としては、例えば1993年1月21日発行、電子情報通信学会技術研究報告(信学技術)Vo192,NO. 424,SDM92-137-149,PP $27\sim32$ に記載があり、この文献には、チャネル領域の不純物濃度を低くした状態で、MOS・FETのしきい値電圧を制御する技術について説明されている。

【0011】この場合の従来技術を図43に示す。半導体基板60上には、絶縁層61を介して半導体層62が形成されている。半導体層62上には、nMOS63が形成されている。nMOS63は、半導体層62に形成された一対の半導体領域64,64と、その上層のゲート絶縁膜65と、その上層に形成されたp形ポリシリコ40ンからなるゲート電極66とから構成されている。

【0012】そして、この従来技術においては、nMOS63のチャネル領域における不純物濃度を低くした状態で、nMOS63のしきい値電圧を所定値に設定するために、絶縁層61中にも、一対の半導体領域64, 64にかかる程度の大きさに形成されたp形ポリシリコンからなるゲート電極67が設けられており、そのゲート電極67が、nMOS63のゲート電極66と電気的に接続されている。

[0013]

【発明が解決しようとする課題】ところが、SOI基板 を構成する半導体基板上の絶縁層中にゲート電極を設ける上記従来の技術においては、以下の問題があることを 本発明者は見出した。

【0014】すなわち、実際に得られているしきい値電 圧は、高すぎ(あるいは低すぎ)て適切な値となってい ないという問題があった。

【0015】本発明は上記課題に着目してなされたものであり、その目的は、SOI構造を有する半導体集積回 10 路装置に形成された素子におけるしきい値電圧の制御性を向上させることのできる技術を提供することにある。

【0016】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0017]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0018】すなわち、請求項1記載の発明は、半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記半導体基板の上部において、前記MIS・FETの少なくともゲート電極に対向する位置に下部電極を設け、前記ゲート電極と、前記下部電極とのいずれか一方に固定バイアス電圧が印加されるように設定した半導体集積回路装置構造とするものである。

【0019】請求項2記載の発明は、半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記半導体基板の上部において、前記MIS・FETの少なくともゲート電極に対向する位置に、前記ゲート電極の構成材料とは仕事関数の異なる材料からなる下部電極を設け、前記ゲート電極と、前記下部電極とのいずれか一方に固定バイアス電圧が印加されるように設定した半導体集積回路装置構造とするものである。

【0020】請求項3記載の発明は、半導体基板上に絶縁層を介して形成された半導体層にMIS・FETが形成されたSOI基板を有する半導体集積回路装置であって、前記半導体基板の上部において、前記MIS・FETの少なくともゲート電極に対向する位置に、前記ゲート電極の構成材料とは仕事関数の異なる材料からなる下部電極を設け、前記ゲート電極と前記下部電極とを電気的に接続した半導体集積回路装置構造とするものである

【0021】請求項4記載の発明は、前記下部電極を、 所定の導電形の不純物を導入することによって構成する とともに、前記下部電極の導電形とは異なる導電形のウ エルで取り囲み、前記下部電極と前記ウエルとの接合部 に逆バイアス電圧が印加されるように設定した半導体集 50 積回路装置構造とするものである。 変 5層4

【0022】請求項10記載の発明は、前記下部電極を、前記MIS・FETのチャネル領域の下方にのみ配置した半導体集積回路装置構造とするものである。

【0023】請求項12記載の発明は、半導体基板上に 絶縁層を介して形成された半導体層にMIS・FETが 形成されたSOI基板を有する半導体集積回路装置であって、前記半導体基板の上部または前記絶縁層中におい て、前記MIS・FETの少なくともゲート電極に対向 する位置に、前記ゲート電極の構成材料とは仕事関数の 異なる材料からなる下部電極を設け、前記ゲート電極と 前記下部電極とを電気的に接続するとともに、前記ゲート電極と前記半導体層との間のゲート絶縁膜の厚さ とを異なるようにした半導体集積回路装置構造とするも のである。

[0024]

【作用】上記した請求項1記載の発明によれば、半導体層に形成されるチャネルの形成状態を、例えば下部電極に所定の固定バイアス電圧を印加することにより制御することができるので、その半導体層上に形成されたMIS・FETのしきい値電圧の制御性を向上させることが可能となる。

【0025】上記した請求項2記載の発明によれば、例えばゲート電極の構成材料をチャネルの形成され易い材料とし、下部電極の構成材料をチャネルの形成され難い材料とすることにより、チャネルの形成状態を制御することができるので、その半導体層上に形成されたMIS・FETのしきい値電圧の制御性を向上させることが可能となる。

【0026】上記した請求項3記載の発明によれば、ゲ 30 ート電極と下部電極とを電気的に接続することにより、それらを接続しない場合に比べて伝達コンダクタンスを約2倍にすることができるので、そのMIS・FETの駆動能力を向上させることが可能となる。

【0027】上記した請求項4記載の発明によれば、半 導体層上に形成された複数のMIS・FETの各々の下 部電極毎に、所定の固定バイアス電圧を印加することが 可能となる。

【0028】上記した請求項10記載の発明によれば、ゲート電極とチャネル領域との間の容量を小さくするこ 40とができるので、MIS・FETの動作速度を向上させることが可能となる。また、ドレイン領域の端部の電界集中を緩和することができるので、ドレイン耐圧を向上させることが可能となる。

【0029】上記した請求項12記載の発明によれば、ゲート絶縁膜の厚さと、下部絶縁膜の厚さとを所定の厚さに設定することにより、チャネルの形成状態を制御することができるので、その半導体層上に形成されたMIS・FETのしきい値電圧の制御性を向上させることが可能となる。

[0030]

【実施例】以下、本発明の実施例を図面を参照しながら 詳細に説明する。

【0031】 (実施例1) 図1は本発明の一実施例であ る半導体集積回路装置の要部断面図、図2は半導体チッ プの全体平面図、図3はその半導体集積回路装置の要部 平面図、図4は半導体集積回路装置の要部断面図、図5 は通常のMOS・FETの構造を模式的に示す説明図、 図6は図5の電荷分布の状態を示す説明図、図7 (a) は通常のnMOSにおけるゲート絶縁膜厚としきい値電 圧との関係を示すグラフ図、図7(b)は通常のnMO Sにおける基板バイアス電圧としきい値電圧との関係を 示すグラフ図、図8(a)~(d)はnMOSのゲート 電極材料と下部電極材料とを種々変えた場合におけるし きい値電圧の状態を示すグラフ図、図9 (a) は通常の pMOSにおけるゲート絶縁膜厚としきい値電圧との関 係を示すグラフ図、図9(b)は通常のpMOSにおけ る基板バイアス電圧としきい値電圧との関係を示すグラ フ図、図10(a)~(d)はpMOSのゲート電極材 料と下部電極材料とを種々変えた場合におけるしきい値 電圧の状態を示すグラフ図、図11~図19は本実施例 1の半導体集積回路装置の製造工程中における要部断面 図である。

【0032】本実施例1の半導体集積回路装置は、例えばCMOSゲートアレイである。そのCMOSゲートアレイは、例えば図2に示すような平面四角形状の半導体チップ1に形成されている。

【0033】半導体チップ1の主面中央には、内部回路 領域Aが配置されている。内部回路領域Aには、CMO S等のような論理回路を構成するための半導体集積回路 素子が形成されている。

【0034】その内部回路領域Aの外側には、外部回路 領域Bが配置されている。外部回路領域Bには、バッフ ァ回路等のような入力回路や出力回路を構成するための 半導体集積回路素子が形成されている。

【0035】さらに、その外部回路領域Bの外側には、複数のボンディングパッド2が配置されている。ボンディングパッド2は、例えばアルミニウム(Al)ーシリコン(Si)ー銅(Cu)合金からなり、半導体チップ1の外周に沿って所定の間隔毎に配置されている。

【0036】その内部回路領域Aの要部拡大平面図を図3に示す。また、図3のI-I線の断面図を図1に示す。

【0037】本実施例1の半導体チップ1は、半導体基板1aと、半導体基板1a上に形成された絶縁層1b と、絶縁層1b上に形成された半導体層1cとを備えている。

【0038】半導体基板1aは、例えばp形のSi単結晶からなる。半導体基板1aには、例えばホウ素等のようなp形不純物が導入されており、その不純物濃度は、

例えば1×10''個/cm'程度である。

【0039】絶縁層1bは、例えば二酸化ケイ素(SiO₂)からなる。半導体層1cは、例えばp形のSi単結晶からなる。

【0040】半導体層1cには、例えばCMOS3が形成されている。そのCMOS3は、nMOS3nとpMOS3pとから構成されている。

【0041】nMOS3nは、半導体層1cに形成された一対の拡散層3n, 3n, と、半導体層1c上に形成されたゲート絶縁膜3n, と、ゲート絶縁膜3n, 上に形成されたゲート電極3n, とを有している。

【0042】ゲート絶縁膜3n,は、例えばSiO,からなり、その厚さは、例えば10nm程度である。拡散層3n,には、例えば上素(As)等のようなn形不純物が導入されている。その不純物濃度は、例えば 1×10^{10} 個 $/cm^3$ 程度である。ゲート電極3n,は、例えばn形のポリシリコンからなる。ゲート電極3n,には、例えばリン等のようなn形不純物が導入されており、その不純物濃度は、例えば 1×10^{10} 個 $/cm^3$ 程度である。

【0043】一方、pMOS3pは、半導体層1cに形成された一対の拡散層3p, 3p, と、半導体層1c上に形成されたゲート絶縁膜3p, と、ゲート絶縁膜3p, 上に形成されたゲート電極3p, とを有している。

【0044】ゲート絶縁膜3p, は、例えばSiO, からなり、その厚さは、例えば10nm程度である。拡散層3p, には、例えばホウ素等のようなp形不純物が導入されており、その不純物濃度は、例えば $1\times10^{\circ}$ 0個/ cm° 2程度である。ゲート電極3p, は、例えばn形のポリシリコンからなる。ゲート電極3p, には、例えばリン等のようなn形不純物が導入されており、その不純物濃度は、例えば $1\times10^{\circ}$ 0個/ cm° 22度である。

【0045】nMOS3nの一対の拡散層3n₁のうちの一方の拡散層3n₁と、<math>pMOS3pの一対の拡散層3p₁のうちの一方の拡散層3p₁とは、引出し電極4aおよびそれと一体的に形成された配線5aを通じて電気的に接続されている。配線5aは、出力<math>V。。」と電気的に接続されている。

【0046】また、nMOS3nの他方の拡散層3n,は、引出し電極4bおよびそれと一体的に形成された接 40地電圧 (V_{ss}) 用の配線5bと電気的に接続されている。一方、pMOS3pの他方の拡散層3p,は、引出し電極4cおよびそれと一体的に形成された電源電圧 (V_{ss}) 用の配線5cと電気的に接続されている。

【0047】nMOS3nのゲート電極3n、とpMOS3pのゲート電極3p、とは、一体的に形成され、配線5dと電気的に接続されている。配線5dは、入力(V_{1n})と電気的に接続されている。

【0048】ところで、本実施例1においては、絶縁層 実施例1においては、図4に示すように、外部回路領域1 b中において、nMOS3nおよびpMOS3pの下 50 Bにおける<math>nMOS3nのゲート電極 $3n^3$ と下部電極

方に、下部電極3n,,3p,が設けられている。

【0049】下部電極3n, 3p, は、例えばp形のポリシリコン等からなり、nMOS3nおよびpMOS3pのゲート電極3n, 3p, の構成材料とは仕事関数の異なる材料によって構成されている。下部電極3n, 3p, には、例えばホウ素等のようなp形不純物が導入されており、その不純物濃度は、例えば 1×10^{20} 個 $/cm^3$ 程度である。

【0050】また、本実施例1においては、内部回路領 はAにおけるnMOS3nおよびpMOS3pの下部電極3n,,3p,は、それぞれ引出し電極4d,4eを通じて固定バイアス電源電圧用配線V。...,と電気的に接続されている。固定バイアス電源電圧用配線V。...,は、固定バイアス電源と電気的に接続されている。本実施例1においては、固定バイアス電源電圧が、例えば零(0) Vに設定されている。

【0051】本実施例1においては、内部回路領域Aにおける複数のnMOS3nに対して共通の固定パイアス電源電圧を供給することが可能となっている。また、内部回路領域Aにおける複数のpMOS3pに対しても共通の固定パイアス電源電圧を供給することが可能となっている。

【0052】したがって、個々のnMOS3nまたはpMOS3p毎に固定バイアス電源電圧供給用の端子を設ける必要はなく、内部回路領域A内の所定の回路ブロック毎に固定バイアス電源電圧供給用の端子を設ければ良いので、半導体集積回路の集積度を低下させることなく、固定バイアス電源電圧を給電することが可能となっている。

【0053】このように、本実施例1においては、nMOS3nおよびpMOS3pの下層に設けられた下部電極3n,,3p,に所定の固定バイアス電源電圧を印加することを可能としたこと、また、ゲート電極3n,,3p,と下部電極3n,,3p,との構成材料を変えたことにより、nMOS3nおよびpMOS3pのしきい値電圧を所望の値に設定することが可能となっている。詳細については後述する。

【0054】上記した引出し電極 $4a\sim 4e$ および配線 $5a\sim 5$ dは、例えばAl-Si-Cu 合金からなる。また、半導体層1c の所定の領域には、例えばSi O. からなる素子分離用のフィールド絶縁膜6 が形成されている。上記した絶縁層1b は、このフィールド絶縁膜6 と、絶縁膜(下部絶縁膜) 7 と、絶縁膜8 とによって構成されている。なお、符号の9 は、例えばSi O. 等からなる絶縁膜を示している。

【0055】また、半導体チップ1の外部回路領域Bの要部断面図を図4に示す。ここには、例えば出力回路を構成するnMOS3nの拡大断面図が示されている。本実施例1においては、図4に示すように、外部回路領域BにおけるnMOS3nのゲート電極3n³と下部電極

3 n ' とが電気的に接続されているものがある。これにより、伝達コンダクタンスを、上記した内部回路領域A内のnMOS3nの約2倍にすることが可能となっている

【0056】さらに、本実施例1においては、半導体層1 c と下部電極3 n4 ,3 p4 との間の絶縁膜7の厚さと、ゲート絶縁膜3 n2 ,3 p2 の厚さとが異なっている。そして、本実施例1においては、その絶縁膜7とゲート絶縁膜3 n4 ,3 p2 との厚さの比を所定の値に設定することにより、特に、ゲート電極3 n4 と下部電極3 n4 とを接続した n M O S 3 n のしきい値電圧を所望の値に設定することが可能となっている。

【0057】このnMOS3nの形成領域における絶縁膜7の厚さは、例えば20nm程度である。すなわち、本実施例1においては、nMOS3nおよびpMOS3pの形成された能動層の下層の絶縁膜7を薄くすることにより、しきい値電圧-固定パイアス電源電圧特性を有効にすることが可能となるとともに、絶縁膜7以外の他の絶縁膜(フィールド絶縁膜6)の部分を厚くすることにより、寄生容量を低下することが可能な構造となって20いる。

【0058】次に、本実施例1の半導体集積回路装置の 作用を説明する。

【0059】ここでは、nMOSを例として、ドレイン 電流およびしきい値電圧がどのように決定されるかを図 5および図6によって説明する。

【0060】なお、図5はSOI基板上に形成された通常のnMOS50の構造を模式的に示す図である。51は半導体基板、52は絶縁層および53は半導体層を示

している。また、図6は図5の電荷分布の状態を示す図であり、図5に示すようにX-Yの座標軸をとる。

【0061】まず、図5の点C (チャネル表面)を含み、破線Dに沿って、下記の数1のGaussの定理を適用する。

[0062]

【数1】

$$\Phi D \perp d1 = Q$$

ート絶縁膜 $3\,n$, $3\,p$, との厚さの比を所定の値に設 【 $0\,0\,6\,3$ 】これにより、図 $6\,c$ に示すように、ゲート電定することにより、特に、ゲート電極 $3\,n$, と下部電極 $10\,$ 荷Q。、チャネル電荷Q。、半導体層 $5\,3\,$ の不純物電荷 $3\,n$ 、とを接続した $n\,MOS\,3\,n$ のしきい値電圧を所望 Q。、基板表面電荷Q。。が誘起され、下記の数 $2\,$ の関係を満たすことが示される(界面固定電荷Q。, $=\,0\,$ とし た)。

[0064]

【数2】

$$Q_G = Q_n + Q_{B} + Q_{sub}$$

【0065】点Cでのポテンシャルをψ (y) と表すと、これらの電荷は、下記の数3~数5の式で決定される

20 [0066]

【数3】

$$Q_G = -C_{OX} (V_G - 2\phi_F - \Psi (y))$$

[0067]

【数4】

$$Q_{B} = -q N_{Si} T_{Si}$$

[0068]

【数5】

$$Q_{sub} = -C_{BOX}^* (\Psi (y) + 2\phi_F - \Psi_{sub})$$

【0069】ここで、 C_{\bullet} 、は単位ゲート容量($=\epsilon$ 。、(ゲート絶縁膜の誘電率) $/T_{\bullet}$ 、(ゲート絶縁膜の厚さ))を示し、 ϕ_{ϵ} はフェルミ電位を示し、q は単位電荷量($=1.6\times10^{-19}$ C)を示し、 N_{s_i} は半導体層 5 3 中の不純物濃度(アクセプタ形)を示し、 $\psi_{\bullet,\bullet}$ は半

導体基板51の基板電位を示している。また、C Box は、半導体層53と絶縁層52との等価的な絶縁膜 換算膜厚であり、下記の数6の式で定義される。

[0070]

【数6】

$$C_{BOX}^{*} = \frac{\varepsilon_{OX}}{(\varepsilon_{Si} / \varepsilon_{OX}) T_{Si} + T_{BOX}}$$

【0071】ここで、 ε_{si} はSiの誘電率である。

【0072】次いで、上記した数 $3\sim$ 数5を数2に代入することにより、チャネル電荷 Q_a が、 ψ (y)の関数

40 として下記の数7のように求まる。

[0073]

【数7】

$$Q_{n} = -C_{OX} \left((V_{C} - 2\phi_{F} - \frac{qN_{Si}T_{Si}}{C_{OX}} + \frac{C_{BOX}}{C_{OX}} (\Psi_{sub} - 2\phi_{F}) \right)$$

$$- (1 + \frac{C_{BOX}}{C_{OX}}) \Psi(y))$$

【0074】他方、nMOSの場合は、ドリフト成分が 50 主体であり、ドレイン電流 I as は、下記の数8で表すこ

とができる。

[0075]

【数8】

$$I_{ds} = -WQ_n \mu_n \frac{d\Psi(y)}{dy}$$

【0076】 ここで、µ。 はキャリヤ (電子) 移動度を

示し、Wはチャネル幅を示す。次いで、上記した数7を 数8の式に代入し、両辺のソース端からドレイン端まで 積分すると、下記の数9のドレイン電流 14、を表す解析 式が求まる。ただし、ここでは、 μ 。=一定と仮定す

[0077]

$$I_{ds} = \frac{W}{L} C_{OX} \mu_n ((V_G - V_{TH}) V_D - (1 + \frac{C_{BOX}}{C_{OX}}) \frac{V_D^2}{2})$$

【0078】ここで、 V_{ri} は基板電位 ψ_{ri} 。がかかった ときのしきい値電圧であり、下記の数10の式で示され る。

[0079] 【数10】

$$V_{TH}^{*} = \phi_{MS} + 2\phi_{F} + \frac{qN_{si}T_{si}}{C_{OX}} + \frac{C_{BOX}}{C_{OX}}(|\Psi_{sub}| + 2\phi_{F})$$

【0080】ここで、φωsは半導体層53とゲート電極 50gとの仕事関数差である。また、半導体基板51と 20 ラメータとした時のゲート絶縁膜50gox の厚さ T_{ox} と 半導体層53との仕事関数差をφ, とすると、ψ , u、は、基板バイアス電圧 V, u、に対して下記の数11

の式で表される。 [0081]

【数11】

$$\Psi_{sub} = V_b - \phi_{bs}$$

【0082】ここで、ゲート電極50gの材料としてn 形のポリシリコンを用い、半導体基板51の材料として p形のSiを用いたとすると、 $\phi_{NS} = -0.9 \text{ V}$ となり、 φ_ε=約0.3 Vであることから2φ_ε=約0.6 Vとな る。したがって、上記した数10の右辺の第3項および 第4項により、V_t > 0の所望の値を設定しなければな らないことがわかる。

【0083】この上記した数10の式を基にしてnMO S50の V_{tH} を算出してグラフとした図を図7(a), (b) に示す。

【0084】図7 (a) は、例えば半導体層53の厚さ を35nm、絶縁層52の厚さを120nm、ψ, "。 を

$$V_{TH}^* = \frac{1}{1 + r_c} (\phi_{MS} + r_c \phi_{bs}) + 2\phi_F + \frac{qN_{Si}T_{Si}}{Cox}$$

【0088】ここで、r。は下記の数13の式で表せ る。

[0089]

【数13】

$$r_c = \frac{C_{BOX}}{C_{OX}} \left(= \frac{T_{OX}}{T_{BOX}} \right)$$

【0090】したがって、 ϕ_{ls} 、 ϕ_{ls} ,および $_{\text{ls}}$ のとり 50 と仮定する。

方によりVruを比較的容易にしかも制御性良く設定する ことが可能であることが判る。

【0091】ここで、 V_{rH} が、 ϕ_{NS} 、 ϕ_{b} ,および r_{c} に より、どのように変化するかを図8(a)~(d)に示 す。ここでは、nMOS3nのゲート電極材料は、例え ば通常使用されているn形ポリシリコンまたはp形ポリ シリコンであると仮定し、半導体層1 c のチャネル領域 は、例えば低濃度のp形不純物が導入されたSiである

0 Vとし、半導体層53中のp形不純物の濃度Nsiをパ しきい値電圧V_T との関係を示したものである。この図 からも判るように、本構造の場合は、特に微細なnMO S50の基本要求であるゲート絶縁膜50gox の厚さT $_{01}$ の薄膜化に対して、 $V_{11}>0$ の所望の値に設定するこ とが極めて困難となることが分かる。

【0085】また、図7(b)は、構造実数を図中に示 す値に設定した場合において、基板バイアス電圧V,u。 を変化させた時のV_{TH}の変化を示したものである。この 図からV・ロの値は、V,u。の絶対値を大きくすれば、そ 30 の絶対値に比例して大きくなり、その変化量は、絶縁層 52の厚さを薄くすると大きくなることが分かる。

【0086】また、半導体基板51をnMOS50の下 部ゲート電極として考えた場合、基板バイス電圧V,,,, はゲート電圧V。と等しくなり、その時のVェの式は、 上記した数7、数10および数11の式から下記の数1 2の式となる。

[0087]

【0092】図8 (a) は、ゲート電極3n, および下 部電極3n,の材料を共にp形ポリシリコンとした場合 が示されている。ここでは、φ_s s およびφ_s, は、例えば 0.3 V、2 φ, は、例えば0.6 Vとする。この場合、V т は、 г 。に関係無く、例えば0.9 Vとなり、所望する 値よりも高い値となる。ここで、所望するVtilの値は、 例えば電源電圧が3~5 Vの場合、例えば0.3~0.5 V 程度であり、例えば電源電圧が1.5 Vの場合、例えば0. 1~0.15 V程度である。

【0093】図8(b)は、ゲート電極3n。および下 10 部電極3n、の材料を共にn形ポリシリコンとした場合 が示されている。ここでは、ゆいおよびゆいは、例えば -0.9 V、 $2 \phi_F$ は、例えば0.6 Vとする。この場合、 $V_{\tau H}$ は、r。に関係無く、例えば-0.3 Vとなり、所望 する値よりも低い値となる。

【0094】図8(c)は、ゲート電極3n。の材料を p形ポリシリコンとし、下部電極3n,の材料をn形ポ リシリコンとした場合が示されている。ここでは、φως は、例えば0.3V、 ϕ 。は、例えば-0.9V、 2ϕ _Γは、例えば0.6 Vとする。この場合、V_τμは、 r_cの 値によって制御することができる。例えば $V_{TE}=0.5 V$ を実現するためには、図8(c)から判るように、r。 を、例えば0.5程度にすれば良い。

【0095】また、図8(d)は、ゲート電極3n。の 材料をn形ポリシリコンとし、下部電極3n、の材料を p形ポリシリコンとした場合が示されている(すなわ ち、本実施例1の場合である)。ここでφωςは、例えば -0.9 V、 ϕ_b ,は、例えば0.3 V、 $2 \phi_F$ は、例えば0.3 V6 Vとする。この場合も、V_r は、r。の値によって制 御することができる。例えば $V_{tu}=0.15 \text{ V}$ を実現する ためには、図8(d)から判るように、r。を、例えば 0.4程度にすれば良い。

【0096】このように、本実施例1の半導体集積回路 装置においては、ゲート電極3 n, と下部電極3 n, と を仕事関数の異なる材料によって構成したことにより、 すなわち、ゲート電極3n,をチャネルの形成され易い 材料と形成され難い材料とによって構成することによ り、低い電源電圧で動作する場合において、しきい値電 圧V₁ を制御性良く制御することが可能となっている。

【0097】これは、半導体層1c中のホウ素の濃度を 40 制御することにより、しきい値電圧V₁ を、例えば0 V ~0.3 V程度の範囲で任意に設定することができるとい うことを考慮すれば明らかであり、r。および半導体層 1 c 中のホウ素濃度を制御することにより、しきい値電 圧 V₁ を、例えば 0 V~0.45 V程度に設定することが できる。

【0098】また、r。の変化やバラツキに対するしき い値電圧Vェ਼の変化も比較的小さくすることができるの で、しきい値電圧Vtgの制御性も良好である。なお、図 濃度を変えても、しきい値電圧 V₁ = > 0 となること明白 である。

【0099】また、図8(d)の構造においては、半導 体層1 c 中のホウ素の濃度を大きくして、しきい値電圧 V_I を制御することにより、図8 (c) の構造の場合の ように半導体層1cとしてほとんど真性Siを使う場合 に比べて、ドレイン領域から延びる空乏層が短くなり、 ソース・ドレイン間のパンチスルー耐圧を高くすること が可能となっている。

【0100】一方、図7 (a), (b) に対応するpM OSのV₁₁のグラフを図9(a),(b)に示す。ここ では、pMOSのゲート電極材料は、例えば通常使用さ れているn形ポリシリコンであると仮定し、半導体層の チャネル領域は、例えば低濃度のp形不純物が導入され たSiであると仮定する。

【0101】また、この場合において、Vruが、ous、 $\phi_{b,r}$ および r。により、どのように変化するかを図 10(a)~(d)に示す。

【0102】図10(a)は、ゲート電極および下部電 20 極の材料を共にp形ポリシリコンとした場合が示されて いる。ここでは、 $\phi_{\mu s}$ および $\phi_{\nu s}$ は、例えば-0.3 V、 $2 \phi_F$ は、例えば-0.6 Vとする。この場合、 V_{FH} は、 r。に関係無く、例えば-0.9 Vとなる。

【0103】図10(b)は、ゲート電極および下部電 極の材料を共にn形ポリシリコンとした場合が示されて いる。ここでは、φ_wsおよびφ_wは、例えば0.9 V、2 φ_Fは、例えば0.6 Vとする。この場合、V_{FE}は、r。 に関係無く、例えば0.3 Vとなる。

【0104】図10 (c) は、ゲート電極の材料をp形 ポリシリコンとし、下部電極の材料をn形ポリシリコン とした場合が示されている。ここでは、φκςは、例えば -0.3V、φ。,は、例えば0.9V、2φ。は、例えば-0.6 Vとする。この場合、 V_{rs} は、r。の値によって制 御することができる。例えば $V_{rs} = -0.5 V$ を実現する ためには、図10(c)から判るように、r。を、例え ば0.75程度にすれば良い。

【0105】また、図10(d)は、ゲート電極の材料 をn形ポリシリコンとし、下部電極の材料をp形ポリシ リコンとした場合が示されている(すなわち、本実施例 1の場合である)。ここで $\phi_{\mathbf{k}}$ 。は、例えば $0.9 \, \mathbf{V}$ 、 $\phi_{\mathbf{k}}$ 、 は、例えば-0.3V、 $2\phi_{\rm F}$ は、例えば-0.6Vとす る。この場合も、V_tuは、r。の値によって制御するこ とができる。例えば $V_{ri} = -0.15 V$ を実現するために は、図10 (d) から判るように、r。を、例えば0.9 程度にすれば良い。

【0106】このように、本実施例1の半導体集積回路 装置においては、pMOS3pにおいても、ゲート電極 3 p, と下部電極 3 p, とを仕事関数の異なる材料によ って構成したことにより、低い電源電圧で動作する場合 8(d)の構造においては、半導体層1c中のホウ素の 50 において、しきい値電圧 $V_{r,n}$ を制御性良く制御すること

【0107】次に、上記した r。の設定範囲について説 明する。

が可能となっている。

【0108】まず、図8および図10により、半導体層 1 c の不純物濃度が充分低い場合において、 n M O S 3 nのしきい値電圧V_t を、例えば0.15V~0.5V(V cc=1.5V~5Vの1/10) とした場合、以下のよう になる。

【0109】すなわち、ゲート電極3n。の構成材料を n形ポリシリコン、下部電極3n,の構成材料をp形ポ リシリコンとした時、例えば r。≦0.4である(式 (1)).

【0110】また、ゲート電極3n。の構成材料をp形 ポリシリコン、下部電極3n、の構成材料をn形ポリシ リコンとした時、例えば r。≦0.5 である(式(2))。

【0111】一方、pMOS3pのしきい値電圧V τ_{II} を、例えば -0.15 V ~ -0.5 V $(V_{\text{cc}} = 1.5$ V ~ 5 Vの1/10) とした場合、以下のようになる。

【0112】すなわち、ゲート電極3p,の構成材料を n形ポリシリコン、下部電極3p,の構成材料をp形ポ リシリコンとした時、例えば0.8≦r、≦1.2である (式(3))。

【0113】また、ゲート電極3p。の構成材料をp形 ポリシリコン、下部電極3p,の構成材料をn形ポリシ リコンとした時、例えば1.0≦r。≦1.2である(式 (4))

【0114】したがって、式(1)と式(3)との組合せ、 式(2) と式(4) との組合せによって共に満足する r。は 無い。しかし、半導体層1c中の不純物濃度による制御 が、±0.3 V程度の範囲で設定することが可能な場合に 30 は、nMOS3nのしきい値電圧V_TEを、例えば0.15 $V\sim 0.5 V$ ($V_{cc}=1.5 V\sim 5 V o 1/10$) とした場 合、以下のようになる。

【0115】すなわち、ゲート電極3n,の構成材料を n形ポリシリコン、下部電極3n,の構成材料をp形ポ リシリコンとした時、例えば0.3≦ r。≦1.2である (式(5))。

【0116】また、ゲート電極3n。の構成材料をp形 ポリシリコン、下部電極3n、の構成材料をn形ポリシ リコンとした時、例えば r。≦0.8である(式(6))。

【0117】一方、pMOS3pのしきい値電圧V $_{TH}$ を、例えばー $0.15V\sim-0.5V$ ($V_{cc}=1.5V\sim5$ Vの1/10)とした場合、以下のようになる。

【0118】すなわち、ゲート電極3p,の構成材料を n形ポリシリコン、下部電極3p,の構成材料をp形ポ リシリコンとした時、例えば0.3≦ r。≦0.9である

【0119】また、ゲート電極3p,の構成材料をp形 ポリシリコン、下部電極3p、の構成材料をn形ポリシ リコンとした時、例えば0.3≦r。≦0.9である(式

(8))。

【0120】したがって、nMOS3nおよびpMOS 3 pのしきい値電圧(絶対値)が、例えば0.15 V~0. 5 Vとなる r。の範囲は、下記の範囲にすることが良

18

【0121】すなわち、ゲート電極3n,,3p,の構 成材料をn形ポリシリコン、下部電極3n,,3p,の 構成材料をp形ポリシリコンとした時、例えば0.3≦r 、≦0.9である(式(9))。

【0122】また、ゲート電極3n,,3p,の構成材 料を p 形ポリシリコン、下部電極 3 n. . 3 p. の構成 材料をn形ポリシリコンとした時、例えば0.3≦r。≦ 0.8である(式(10))。

【0123】次に、本実施例1の半導体集積回路装置の 製造方法例を図11~図19によって説明する。なお、 ここでは、説明を簡単にするため、SOI基板上にnM OS3nのみを形成する場合について説明する。

【0124】まず、図11に示すように、例えばp形の Si単結晶からなる半導体基板1c,の主面上に選択酸 20 化法等によってフィールド絶縁膜6を形成した後、隣接 するフィールド絶縁膜6の間に絶縁膜7を形成する。

【0125】続いて、そのフィールド絶縁膜6および絶 縁膜7上に、例えばn形ポリシリコンからなる導体膜を CVD法等によって堆積した後、その導体膜をフォトリ ソグラフィ技術によってパターニングすることにより、 下部電極3n、を形成する。

【0126】その後、図12に示すように、半導体基板 1 c, 上に、例えばBPSG (BoroPhospho Silicate G lass)等からなる絶縁膜1b, を形成する。なお、上記 した絶縁層1bは、フィールド絶縁膜6、絶縁膜7およ び絶縁膜1 b」によって形成される。

【0127】次いで、図13に示すように、半導体基板 1 c, と、他に用意した半導体基板1 a とを、半導体基 板1 c、上に形成された絶縁膜1 b、を間に介在させた 状態で熱処理等によって張り合わせる。なお、半導体基 板1 aは、例えばp形のSi単結晶からなる。

【0128】続いて、図14に示すように、半導体基板 1 c , の裏面を研磨する。この際、フィールド絶縁膜6 が露出する程度に研磨する。これにより、半導体層1 c 40 を形成する。

【0129】その後、図15に示すように、半導体層1 cの上面を酸化することにより、半導体層1c上にゲー ト絶縁膜3n、を形成した後、半導体層1cおよびフィ ールド絶縁膜6上に、例えばポリシリコンをCVD法に よって堆積する。

【0130】次いで、そのポリシリコンのゲート電極形 成領域に、例えばリン等のようなn形不純物を導入した 後、そのポリシリコンをフォトリソグラフィ技術によっ てパターニングすることにより、半導体層1 c 上にゲー ト電極3n,を形成する。

【0131】続いて、図16に示すように、ゲート電極3n,をマスクとして、半導体層1cに、例えばAs等のようなn形不純物をイオン打ち込み法等によって導入することにより、半導体層1cにおいてゲート電極3n,の両側に一対の拡散層3n,3n,を形成する。これにより、半導体層1C上にnMOS3nを形成する。これにより、半導体層1C上にnMOS3nを形成する。【0132】その後、図17に示すように、半導体層1c、フィールド絶縁膜6およびゲート電極3n,上にフォトレジストパターン10aを形成した後、そのフォトレジストパターン10aをマスクとして、フィールド絶りの最膜6に下部電極3n,に達するスルーホール11aを

【0133】次いで、図18に示すように、半導体層1 c、フィールド絶縁膜6、スルーホール11aおよびゲート電極3n、上に、例えばPSG (Phospho Silicate Glass) またはBPSG等からなる絶縁膜9を堆積する。

形成する。

【0134】続いて、図19に示すように、上記したスルーホール11aの位置の絶縁膜9に、下部電極3n,に達するスルーホール11bを形成し、拡散層3n, 3n, 上の絶縁膜9に拡散層3n, 3n, に達するスルーホール11cを形成した後、絶縁膜9上に、例えばA1-Si-Cu合金からなる導体膜を堆積する。

【0135】その後、その導体膜をフォトリソグラフィ技術によってパターニングすることにより、引出し電極4a,4b,4dおよび配線等を形成する。

【0136】このように、本実施例1においては、以下の効果を得ることが可能となる。

【0137】(1). SOI基板に形成された絶縁層1 b中において、半導体層1 c に形成されたn MOS3 n およびp MOS3 p の下方に、下部電極3 n , 3 p 。を設け、その下部電極3 n , 3 p 。に所定の固定バイアス電圧を印加可能とすることにより、n MOS3 n およびp MOS3 p のしきい値電圧の制御性を向上させることが可能となる。

【0139】(3). nMOS3nおよびpMOS3pのゲート絶縁膜3n, 3p, o厚さと、絶縁膜7 (半導体層1cと下部電極3n, 3p, との間の絶縁膜)との厚さの比を所定値に設定し、nMOS3nおよびpMOS3pのチャネル領域におけるチャネル形成状態を制御することにより、nMOS3nおよびpMOS3pのしきい値電圧の制御性をさらに向上させることが可能となる。

【0140】(4).nMOS3nおよびpMOS3pのゲート電極3n、,3n、と、下部電極3n、,3p、とを電気的に接続することにより、そのnMOS3nおよびpMOS3pの伝達コンダクタンスを増大させることができるので、そのnMOS3nおよびpMOS3pの駆動能力を大幅に向上させることが可能となる。そして、そのnMOS3nおよびpMOS3pによって出力回路を構成することにより、半導体集積回路装置の性能および信頼性を向上させることが可能となる。

【0141】(5).内部回路領域Aにおける複数のnMOS3nおよびpMOS3pに対して、それぞれ共通の固定パイアス電源電圧を供給することを可能としたことにより、個々のnMOS3nまたはpMOS3p毎に固定パイアス電源電圧供給用の端子を設ける必要はなく、内部回路領域A内の所定の回路ブロック毎に固定パイアス電源電圧供給用の端子を設ければ良いので、半導体集積回路の集積度を低下させることなく、固定パイアス電源電圧を給電することが可能となる。

【0142】(6).半導体層1cと下部電極3n,,3p 20, との間の絶縁膜7のみ薄くすることにより、しきい値電圧一固定バイアス電源電圧特性を有効にするとともに、絶縁膜7以外の他の絶縁膜(フィールド絶縁膜6)の部分を厚くすることにより、寄生容量を低下することが可能となる。

【0143】(7).上記(1) ~(6) により、性能および信頼性の高い半導体集積回路装置を提供することが可能となる。

【0144】(実施例2)図20および図21は本発明の他の実施例である半導体集積回路装置の要部断面図、図22~図30はその半導体集積回路装置の製造工程中における要部断面図である。

【0145】本実施例2においては、図20に示すように、下部電極3n4,3p4が、nMOS3nおよびpMOS3pの下方の半導体基板1aの上部に形成された拡散層によって形成されている。そして、下部電極3n4,3p4と半導体基板1aとの接合部が常に逆パイアスになるように、固定バイアス電源電圧用配線V5144側から下部電極3n4,3p4に印加される固定バイアス電源電圧と半導体基板1aに印加される基板電圧V6とが設定されている。

【0146】この下部電極3n4,3p4は、ゲート電極3n5,3p7、とは仕事関数の異なる材料からなり、例えばホウ素等のようなp形不純物が導入されて形成されている。なお、ゲート電極3n5,3p7、は、前記実施例1と同様、例えばn形のポリシリコンからなる。

【0147】また、本実施例2においては、複数のnM OS3nの複数の下部電極3n,がウエル12a内に形成され、複数のpMOS3pの複数の下部電極3p,がウエル12b内に形成されている。ウエル12a,12 bは、例えばn形不純物のAsが導入されてなり、それ

ぞれ電極4 f, 4 gと電気的に接続され所定の電位に設 定することが可能となっている。

【0148】これらにより、下部電極3n,,3p,の 電位設定のための制御性を容易にすることが可能となる とともに、複数のMOS・FETがある場合でもMOS ・FET毎に所定のバイアス電圧を印加することが可能 となっている。

【0149】また、本実施例2においても、図21に示 すように、前記実施例1と同様、外部回路領域B(図2 参照)内におけるnMOS3nにおいては、そのゲート 10 電極3n,と、下部電極3n,とが電気的に接続されて いる。これにより、そのnMOS3nの伝達コンダクタ ンスを内部回路領域A(図2参照)内のnMOS3nの 約2倍にすることが可能となっている。

【0150】なお、6aは、フィールド絶縁膜を示して いるが、これは、前記実施例1と異なり、絶縁層1bを 構成するものではない。

【0151】次に、本実施例2の半導体集積回路装置の 製造方法例を図22~図30によって説明する。なお、 本実施例2においても説明を簡単にするため、SOI基 20 板上にnMOS3nのみを形成する場合について説明す る。

【0152】まず、図22に示すように、例えばp形の Si単結晶からなる半導体基板1c, に対し酸化処理を 施すことにより、半導体基板1 c, の主面上に絶縁層1 bを形成する。

【0153】続いて、図23に示すように、半導体基板 1 c, と、他に用意した半導体基板1 a とを、絶縁層1 bを間に介在させた状態で熱処理等によって張り合わせ る。なお、半導体基板1 a は、例えば p 形の S i 単結晶 30 からなる。

【0154】その後、図24に示すように、半導体基板 1 c , の裏面を研磨することにより、半導体層 1 c を形 成した後、その半導体層1 c 上にフォトレジストパター ン10 bをフォトリソグラフィ技術によって形成する。

【0155】次いで、そのフォトレジストパターン10 bをマスクとして、半導体基板 1 a の上部に、例えばA s 等のようなn形不純物を導入することにより、ウエル 12 a を形成する。

【0156】続いて、フォトレジストパターン10bを 40 除去した後、図25に示すように、半導体層1c上にフ ォトレジストパターン10cをフォトリソグラフィ技術 によって形成する。

【0157】その後、そのフォトレジストパターン10 cをマスクとして、半導体基板1aの上部のウエル12 a内に、例えばホウ素等のようなp形不純物を導入する ことにより下部電極3n、を形成する。

【0158】次いで、図26に示すように、半導体層1 cに対して選択酸化法等によってフィールド絶縁膜6a を形成した後、フィールド絶縁膜6aに囲まれた素子形 50 度である。中央の拡散層3m、は、2つのmMOS3m

成領域にゲート絶縁膜3n,を形成する。

【0159】続いて、図27に示すように、半導体層1 cおよびフィールド絶縁膜6a上に、ポリシリコンを堆 積した後、そのポリシリコンのゲート電極形成領域に、 例えばリン等のようなn形不純物を導入する。

【0160】その後、そのポリシリコンをフォトリソグ ラフィ技術によってパターニングすることにより、半導 体層1 c 上にゲート電極3 n, を形成した後、そのゲー ト電極3n, をマスクとして、半導体層1cに、例えば As等のようなn形不純物をイオン打ち込み法等によっ て導入することにより、半導体層1 c においてゲート電 極3n,の両側に一対の拡散層3n,,3n,を形成す る。これにより、半導体層1c上にnMOS3nを形成 する。

【0161】次いで、図28に示すように、半導体層1 c、フィールド絶縁膜6aおよびゲート電極3n。上に フォトレジストパターン10dを形成した後、そのフォ トレジストパターン10 dをマスクとして、フィールド 絶縁膜 6 a に下部電極 3 n, およびウエル 1 2 a に達す るスルーホール11a, 11dを形成する。

【0162】続いて、フォトレジストパターン10dを 除去した後、図29に示すように、半導体層1c、フィ ールド絶縁膜6a、スルーホール11a,11dおよび ゲート電極3n、上に、例えばPSGまたはBPSG等 からなる絶縁膜9を堆積する。

【0163】その後、絶縁膜9に、下部電極3n、およ びウエル12aに達するスルーホール11b, 11eお よび拡散層3n,,3n,上に達するスルーホール11 cを形成した後、絶縁膜9上に、例えばA1-Si-C u合金からなる導体膜12を堆積する。そして、その 後、その導体膜12をフォトリソグラフィ技術によって パターニングすることにより、図30に示すように、引 出し電極4a,4b,4d,4f等を形成する。

【0164】このように、本実施例2においても、前記 実施例1と同様の効果を得ることが可能となる。

【0165】 (実施例3) 図31は本発明の他の実施例 である半導体集積回路装置の要部断面図である。

【0166】本実施例3の半導体集積回路装置は、例え ばDRAM (Dynamic RAM)である。そのメモリセル部分 の断面図を図31に示す。

【0167】1つのメモリセルMCは、例えばnMOS 3 nとキャパシタ13とによって構成されている。

【0168】nMOS3nは、半導体層1c上に形成さ れており、一対の拡散層3 n, 3 n, とゲート絶縁膜 3 n, とゲート電極 3 n, とを有している。なお、図 3 1には、例えば2つのnMOS3nが記されている。

【0169】拡散層3n,には、前記実施例1,2と同 様、例えばAs等のようなn形不純物が導入されてい る。その不純物濃度は、例えば1×10¹⁰個/cm³程

の共通の拡散層となっていおり、データ線DLと電気的 に接続されている。データ線DLは、例えばAl-Si - C u 合金からなる。

【0170】ゲート電極3n,は、例えばp形のポリシ リコンからなり、ワード線の一部でもある。そのp形不 純物としては、例えばホウ素等が用いられており、その 不純物濃度は、例えば1×10¹⁰個/cm³程度であ る。

【0171】また、本実施例3においても、絶縁層1b 中において、2つのnMOS3nの下層に下部電極3n 10 、が設けられており、固定バイアス電源電圧用配線V »:., 側から所定の固定バイアス電圧を印加することが可 能となっている。これにより、前記実施例1,2と同様 に、nMOS3nのしきい値電圧を所望の値に設定する ための制御性を向上させることが可能となっている。固 定バイアス電圧は、例えば0Vに設定されている。

【0172】一方、キャパシタ13は、絶縁層1b中に 形成されている。このため、半導体層1c上方にキャパ シタ13による段差のでき難い構造となっているととも に、アルファ線等に起因するソフトエラーが生じ難い構 20 る。 造となっている。また、キャパシタ13をnMOS3n の下方に形成したことにより、メモリセルMCの占有面 積を増大させることなく、容量を増大させることが可能 な構造となっている。

【0173】キャパシタ13は、キャパシタ用絶縁膜1 3 aを挟んで互いに対向するように配置された2つのキ ャパシタ用電極13b,13cによって構成されてい る。キャパシタ用電極13b,13cは、共に、例えば n形のポリシリコンからなる。そのn形不純物として は、例えばAs等が用いられており、その不純物濃度 は、例えば1×10¹⁰個/cm³程度である。

【0174】キャパシタ用電極13b, 13cのうちの 上方のキャパシタ用電極13bは、上記したnMOSの 拡散層3n、と電気的に接続されている。また、キャパ シタ用電極13cは、2つのキャパシタの共通のキャパ シタ用電極となっている。なお、基板電圧V。は、例え ば0Vに設定されている。

【0175】このように、本実施例3によれば、以下の 効果を得ることが可能となる。

キャパシタ13を、SOI基板における半導体層1cの 下層の絶縁層1 b中に設けたことにより、半導体層1 c の上層にキャパシタ13に起因する段差が形成され難い 構造とすることが可能となる。このため、半導体集積回 路装置の製造が容易にすることが可能となるとともに、 その段差に起因する配線の断線不良等を低減することが 可能となるので、信頼性の高い半導体集積回路装置を提 供することが可能となる。

【0177】(2). DRAMのメモリセルMCを構成する キャパシタ13を、SOI基板における半導体層1cの 50 示し、時間 t, $\sim t$, は、" 0 " 書き込み時を示してい

下層の絶縁層1 b中に設けたことにより、アルファ線等 を受け難くすることが可能となる。このため、アルファ 線等に起因するソフトエラーを低減することができるの で、信頼性の高い半導体集積回路装置を提供することが 可能となる。

【0178】(3). DRAMのメモリセルMCを構成する キャパシタ13を、メモリセルMCを構成するnMOS 3 n の下層に設けたことにより、メモリセルM C の占有 面積を増大させることなく、キャパシタ13の容量を増 大させることが可能となる。

【0179】(4). DRAMのメモリセルMCを構成する nMOS3nの下層に下部電極3n,を設け、所定の固 定バイアス電圧を印加することを可能としたことによ り、そのnMOS3nのしきい値電圧を所望する値に設 定するための制御性を向上させることが可能となる。

【0180】 (実施例4) 図32は本発明の他の実施例 である半導体集積回路装置の要部断面図、図33および 図34はこの半導体集積回路装置における情報の書き込 みおよび消去の際の動作を説明するための説明図であ

【0181】本実施例4の半導体集積回路装置は、例え ばEEPROM (Electrically Erasable Programmable ROM)である。そのメモリセル部分の断面図を図32に 示す。

【0182】本実施例4においては、EEPROMのメ モリセルMCを構成するフローティングゲート14が、 SOI基板の絶縁層1b中に形成されている。フローテ ィングゲート14は、例えばn形のポリシリコンからな る。そのn形不純物としては、例えばAs等が用いられ 30 ており、その不純物濃度は、例えば1×10²⁰/cm³ 程度である。

【0183】本実施例4においては、例えばアバランシ ェ現象等により、半導体層1 c 側からフローティングゲ ート14に電子あるいは正孔を注入し、フローティング ゲート14の電位を変えることにより情報を記憶する。 情報の消去は、その電子あるいは正孔をフローティング ゲート14から半導体層1c側に放出させることによっ て行うようになっている。

【0184】なお、コントロールゲートとして機能する 【0176】(1). DRAMのメモリセルMCを構成する 40 ゲート電極3n, は、例えばp形のポリシリコンからな る。そのp形不純物としては、例えばホウ素等が用いら れており、その不純物濃度は、例えば1×10¹⁰/cm 3 程度である。ゲート絶縁膜3n2の厚さは、例えば1 0 nm程度、絶縁膜7の厚さは、例えば2 nm程度であ る。ここで、V。は、コントロールゲートに印加される 電圧を示している。V、は、拡散層3n、に印加される 電圧を示している。

> 【0185】ここで、書き込み方法の例を図33および 図34に示す。時間 t₁ ~ t, は、"1" 書き込み時を

る。

【0186】図33に示すように、"1" 書き込みに際 しては、例えばゲート電極3n,に0Vを印加し、基板 電圧V。を低電圧V」とした状態で、一対の拡散層3n 」, 3 n」に高電圧V』を印加する。また、"0"書き 込みに際しては、例えばゲート電極3n。に低電圧VL を印加し、基板電圧V。を高電圧V。とした状態で、一 対の拡散層 $3n_i$, $3n_i$ に低電圧 V_L を印加する。

【0187】なお、EEPROM動作の場合、"0"書 き込みでは、半導体基板1aをHighにするので、E 10 PROM的に動作させるには、紫外線照射等でオールク リア"0"としても良い。

【0188】図34は負電圧を使用しない場合を示して いる。図34に示すように、"1"書き込みに際して は、例えばゲート電極3n。に0Vを印加し、基板電圧 V。を0 Vとした状態で、一対の拡散層 3 n₁ , 3 n₁ に高電圧V』を印加する。

【0189】また、"0"書き込みに際しては、例えば ゲート電極3n。に高低電圧V。を印加し、基板電圧V 。に0Vを印加した状態で、一対の拡散層3n, 3n , に0Vを印加する。この際、チャネル領域の電荷を、 所定のエネルギーを加える(電圧を印加する)ことによ り、絶縁膜7を通過させて"0"書き込みする。

【0190】このように、本実施例4によれば、以下の 効果を得ることが可能となる。

【0191】(1). EEPROMのメモリセルMCを構成 するフローティングゲート14を、SOI基板の絶縁層 1 b中に設けたことにより、半導体層1 c の上層にフロ ーティングゲート14に起因する段差が形成され難い構 造とすることが可能となる。このため、半導体集積回路 30 装置の製造が容易にすることが可能となるとともに、そ の段差に起因する配線の断線不良等を低減することが可 能となるので、信頼性の高い半導体集積回路装置を提供 することが可能となる。

【0192】(2). EEPROMのメモリセルMCを構成 するフローティングゲート14を、SOI基板の絶縁層 1 b中に設けたことにより、アルファ線等を受け難くす ることが可能となる。このため、アルファ線等に起因す るソフトエラーを低減することができるので、信頼性の 高い半導体集積回路装置を提供することが可能となる。

【0193】 (実施例5) 図35は本発明の他の実施例 である半導体集積回路装置の要部断面図、図36はこの 半導体集積回路装置における情報の書き込みおよび消去 の際の動作を説明するための説明図である。

【0194】本実施例5においては、コントロールゲー ト15が半導体基板1aの上部に形成されている。コン トロールゲート15は、半導体基板1aの上部に、例え ばAs等のようなn形不純物が導入されてなり、その不 純物濃度は、例えば1×10¹⁰個/cm³程度である。

ルゲート15が半導体基板1aに形成されたウエル12 c内に形成されている。これにより、各メモリセルMC におけるコントロールゲート15への電圧設定を容易に することが可能となる。

【0196】本実施例5の場合、コントロールゲート1 5に印加する電圧V。を正の高電圧とすれば、半導体層 1 c 側の電子がフローティングゲート14 側に注入され 易くなり、コントロールゲート15に印加する電圧V。 を負の電圧とすれば、半導体層1 c 側の正孔がフローテ ィングゲート14側に注入され易く(または電子が放出 され易く) なるようになっている。

【0197】情報の書き込みおよび消去時における電圧 設定の状態を図36に示す。書き込みおよび消去動作 は、前記実施例4で用いた図33と同様である。ただ し、本実施例5の場合、コントロールゲート15に印加 される電圧V。が、拡散層3n」の電位よりも高くなる ため、基板電圧V。を固定電位に設定することが可能と なっている。

【0198】このように、本実施例5においては、前記 実施例4で得られた効果の他に、以下の効果を得ること が可能となる。

【0199】(1). 基板電圧 V。 を一定にすることができ るので、半導体チップ1に形成された半導体集積回路素 子の動作安定性を向上させることが可能となる。

【0200】(2). 各メモリセルMCにおいて、半導体基 板1aの上部に拡散層からなるコントロールゲート15 を設けたことにより、情報の書き込みおよび消去に際し て、各メモリセルMC毎に所定の電圧を印加することが 可能となる。

【0201】(3).半導体基板1aの不純物濃度を低減す ることができるので、全体的な容量を低減することが可 能となる。

【0202】(実施例6)図37は本発明の他の実施例 である半導体集積回路装置の要部断面図、図38はこの 半導体集積回路装置の駆動時におけるパルス列の例を示 す説明図である。

【0203】本実施例6の半導体集積回路装置は、例え ばCCD (Charge Coupled Device)等のような電荷移送 素子を有するCCDメモリである。CCDメモリの要部 断面図を図37に示す。

【0204】半導体層1c上には、絶縁膜16aを介し て複数のCCD電極17aが所定の間隔毎に近接されて 配置されている。CCD電極17aは、例えばp形のポ リシリコンからなり、その不純物濃度は、例えば1×1 0''個/cm'程度である。

【0205】そして、本実施例6においては、半導体層 1 c の下層にも絶縁膜16 bを介して複数のCCD電極 17bが配置されている。CCD電極17bは、互いに 隣接するCCD電極17aの間に配置されている。CC 【0195】また、本実施例5においては、コントロー 50 D電極17bも、例えばp形のポリシリコンからなり、

その不純物濃度は、例えば 1×10^{20} 個/ cm^3 程度である。

【0206】これにより、集積度を増大させることができる。また、隣接するCCD電極を一部分で重ねる構造のCCDメモリよりも段差を少なくできる上、隣接するCCD電極間のカップリング容量を小さくすることができる。

【0207】本実施例6においては、CCD電極17aまたはCCD電極17bに所定の電圧を印加すると、CCD電極17aの直下またはCCD電極17bの直上の10半導体層1c部分に電位の井戸が発生するようになっている。そして、その電位の井戸に電荷を一時的に蓄え、その電荷が消失しないうちに後続のCCD電極17a、17bに所定の電圧を印加することによりその電荷を順送りして情報の転送を行うようになっている。なお、ゆ、~ゆ。は、CCDメモリの駆動用のパルス信号を示している。

【0208】このCCDメモリの駆動時におけるパルス列の一例を図38に示す。図38には、例えば三相駆動方式の場合のパルス列が記されている。この場合、図38に示すように、パルス列が互いに重なりを持ったものとすることにより、情報に寄与する電荷を図37の左から右の方向にシフトすることが可能となっている。

【0209】このように、本実施例6によれば、以下の効果を得ることが可能となる。

【0210】(1). SOI基板を構成する絶縁層1bにおいて、半導体層1c上に形成された互いに隣接するCCD電極17aの間に、CCD電極17bを形成したことにより、CCD電極を平面的に配置する場合よりも集積度を向上させることが可能となる。

【0211】(2).互いに隣接するCCD電極17a,17bの間隔を小さくすることができるので、情報の電送に寄与する電荷の移動を良好にすることが可能となる。

【0212】(3). SOI基板を構成する絶縁層1bにおいて、半導体層1c上に形成された互いに隣接するCCD電極17aの間にCCD電極17bを形成したことにより、互いに隣接するCCD電極を一部分で重ねる構造のCCDメモリよりも段差を少なくすることができるので、CCDメモリの製造を容易にすることができるとともに、その段差に起因する配線の断線不良等を低減する40ことが可能となる。したがって、CCDメモリの信頼性を向上させることが可能となる。

【0213】(4). SOI基板を構成する絶縁層1bにおいて、半導体層1c上に形成された互いに隣接するCCD電極17aの間にCCD電極17bを形成したことにより、互いに隣接するCCD電極17a, 17b間のカップリング容量を小さくすることができるので、そのカップリング容量に起因するノイズを低減することが可能となる。したがって、CCDメモリの動作時における信頼性を向上させることが可能となる。

【0214】(実施例7)図39は本発明の他の実施例である半導体集積回路装置の要部断面図である。

【0215】本実施例7においては、図39に示すように、CCD電極17bが半導体基板1aの上部に形成された拡散層によって形成されている。CCD電極17bには、例えばホウ素等のようなp形不純物が導入されている。

【0216】このCCD電極17bは、例えば半導体層1c上にCCD電極17aをパターン形成した後、そのCCD電極17aをマスクとして、半導体基板1aに不純物をイオン打ち込みすることによって形成されている。すなわち、CCD電極17bは自己整合的に形成されている。

【0217】なお、CCD電極17bは、半導体基板1 aに形成されたウエル12d内に形成されている。ウエル12dは、例えばAs等のようなn形不純物が導入されてなる。ウエル12dには、所定の電圧V、を印加することが可能となっている。

【0218】このように、本実施例7によれば、前記実施例6で得られた効果の他に、以下の効果を得ることが可能となる。

【0219】(1). 半導体層1cの下層のCCD電極17 bを自己整合的に形成することにより、CCD電極17 bを前記実施例6よりも容易に形成することが可能となる。

【0220】(2). 半導体層1cの下層のCCD電極17 bを自己整合的に形成することにより、CCD電極17 bの配置寸法精度を向上させることができるので、集積 度を前記実施例6の場合よりも向上させることが可能と 30 なる。

【0221】(3). 半導体層1cの下層のCCD電極17 bを自己整合的に形成することにより、CCD電極17 bの配置寸法精度を向上させることができるので、CC Dメモリの動作特性を前記実施例6の場合よりも向上させることが可能となる。

【0222】以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例1~7に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0223】例えば前記実施例1においては、下部電極をポリシリコンとした場合について説明したが、これに限定されるものではなく、例えばタングステン等のような高融点金属膜またはタングステンシリサイド等のようなシリサイド膜を用いても良い。

【0224】また、前記実施例1, 2においては、ゲート電極をn形とし、下部電極をp形とした場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばゲート電極をp形とし、下部電極をp形としても良い。なお、この場合は、下部電極に導入する不純物は、例えばAsやアンチモン(Sb)等のよう

な拡散係数の小さい材料を用いると良い。これは、SO I 基板を製造する際の半導体基板の張り合わせ工程において高温熱処理を施した際に、下部電極中の不純物がその上層の絶縁膜を通過して半導体層側に拡散してしまうのを防止するためである。

【0225】また、前記実施例1,2においては、下部電極がMOS・FETの下層のほぼ全体に形成されている場合について説明したが、これに限定されるものではなく種々変更可能であり、例えば図40に示すように、例えばnMOS3nのチャネル領域の下層にのみ下部電10極3n、を配置しても良い。この場合、ゲート電極3n、とチャネル領域との間の容量を小さくすることができるので、素子の動作速度を向上させることが可能となる。また、ドレイン領域の端部の電界集中を緩和することができるので、ドレイン耐圧を向上させることが可能となる。

【0226】また、図41に示すように、下部電極3n,を、例えばnMOSのソース領域を形成する拡散層3n,およびチャネル領域の下層にのみ配置しても良い。この場合、上記図40の場合の半導体集積回路装置の有20する効果に加えて、ソース抵抗増大に起因する伝達コンダクタンスの低下を抑制することができるので、素子の駆動能力を向上させることが可能となる。

【0227】また、前記実施例2,5,6においては、それぞれ下部電極、コントロールゲート、CCD電極をウエルで囲む構造としたが、これに限定されるものではない。例えばnMOSを例とすると、図42に示すように、半導体基板1aの上部に下部電極のみを設け、ウエルのない構造としても良い。なお、EEPROMおよびCCDメモリの場合も同様である。

【0228】また、前記実施例1,2においては、本発明をCMOSゲートアレイに適用した場合について説明したが、これに限定されるものではなく種々適用可能であり、例えばバイポーラトランジスタとCMOSとが同一の半導体基板内に混在されてなるBi-CMOSゲートアレイ、ゲートアレイ以外の論理回路、半導体メモリ回路または論理回路と半導体メモリ回路とが同一の半導体基板内に混在されてなる複合形ゲートアレイ等、他の半導体集積回路装置に適用することも可能である。

[0229]

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

【0230】(1).請求項1記載の発明によれば、半導体層に形成されるチャネルの形成状態を、例えば下部電極に所定の固定パイアス電圧を印加することにより制御することができるので、その半導体層上に形成されたMIS・FETのしきい値電圧の制御性を向上させることが可能となる。したがって、動作信頼性の高い半導体集積回路装置を提供することが可能となる。

【0231】(2).請求項2記載の発明によれば、例えばゲート電極の構成材料をチャネルの形成され易い材料とし、下部電極の構成材料をチャネルの形成され難い材料とすることにより、チャネルの形成状態を制御することができるので、その半導体層上に形成されたMIS・FETのしきい値電圧の制御性を向上させることが可能となる。したがって、半導体集積回路装置の動作信頼性を向上させることが可能となる。

【0232】(3).請求項3記載の発明によれば、ゲート電極と下部電極とを電気的に接続することにより、それらを接続しない場合に比べて伝達コンダクタンスを約2倍にすることができるので、そのMIS・FETの駆動能力を向上させることが可能となる。したがって、半導体集積回路装置の動作信頼性を向上させることが可能となる。

【0233】(4).請求項4記載の発明によれば、半導体層上に形成された複数のMIS・FETの各々の下部電極毎に、所定の固定パイアス電圧を印加することが可能となる。

【0234】(5).請求項10記載の発明によれば、ゲート電極とチャネル領域との間の容量を小さくすることができるので、MIS・FETの動作速度を向上させることが可能となる。また、ドレイン領域の端部の電界集中を緩和することができるので、ドレイン耐圧を向上させることが可能となる。したがって、動作信頼性および動作性能を向上させることが可能となる。

【0235】(6).請求項12記載の発明によれば、ゲート絶縁膜の厚さと、下部絶縁膜の厚さとを所定の厚さに設定することにより、チャネルの形成状態を制御することができるので、その半導体層上に形成されたMIS・FETのしきい値電圧の制御性を向上させることが可能となる。したがって、動作信頼性を向上させることが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体集積回路装置の 要部断面図である。

【図2】図1の半導体集積回路装置を構成する半導体チップの全体平面図である。

【図3】図1の半導体集積回路装置の要部平面図であ 40 る。

【図4】図1の半導体集積回路装置の要部断面図である。

【図5】通常のMOS・FETの構造を模式的に示す説明図である。

【図6】図5の電荷分布の状態を示す説明図である。

【図7】(a)は通常のnMOSにおけるゲート絶縁膜厚としきい値電圧との関係を示すグラフ図であり、

(b) は通常のnMOSにおける基板バイアス電圧とし きい値電圧との関係を示すグラフ図である。

50 【図8】 (a) ~ (d) はnMOSのゲート電極材料と

下部電極材料とを種々変えた場合におけるしきい値電圧 の状態を示すグラフ図である。

【図9】(a)は通常のpMOSにおけるゲート絶縁膜 厚としきい値電圧との関係を示すグラフ図であり、

(b) は通常のpMOSにおける基板バイアス電圧とし きい値電圧との関係を示すグラフ図である。

【図10】 (a) ~ (d) はpMOSのゲート電極材料 と下部電極材料とを種々変えた場合におけるしきい値電 圧の状態を示すグラフ図である。

【図11】図1の半導体集積回路装置の製造工程中にお 10 ける要部断面図である。

【図12】図1の半導体集積回路装置の図11に続く製 造工程中における要部断面図である。

【図13】図1の半導体集積回路装置の図12に続く製 造工程中における要部断面図である。

【図14】図1の半導体集積回路装置の図13に続く製 造工程中における要部断面図である。

【図15】図1の半導体集積回路装置の図14に続く製 造工程中における要部断面図である。

【図16】図1の半導体集積回路装置の図15に続く製 20 置の要部断面図である。 造工程中における要部断面図である。

【図17】図1の半導体集積回路装置の図16に続く製 造工程中における要部断面図である。

【図18】図1の半導体集積回路装置の図17に続く製 造工程中における要部断面図である。

【図19】図1の半導体集積回路装置の図18に続く製 造工程中における要部断面図である。

【図20】本発明の他の実施例である半導体集積回路装 置の要部断面図である。

【図21】本発明の他の実施例である半導体集積回路装 30 置の要部断面図である。

【図22】図20の半導体集積回路装置の製造工程中に おける要部断面図である。

【図23】図20の半導体集積回路装置の図22に続く 製造工程中における要部断面図である。

【図24】図20の半導体集積回路装置の図23に続く 製造工程中における要部断面図である。

【図25】図20の半導体集積回路装置の図24に続く 製造工程中における要部断面図である。

【図26】図20の半導体集積回路装置の図25に続く 40 製造工程中における要部断面図である。

【図27】図20の半導体集積回路装置の図26に続く 製造工程中における要部断面図である。

【図28】図20の半導体集積回路装置の図27に続く 製造工程中における要部断面図である。

【図29】図20の半導体集積回路装置の図28に続く 製造工程中における要部断面図である。

【図30】図20の半導体集積回路装置の図29に続く 製造工程中における要部断面図である。

【図31】本発明の他の実施例である半導体集積回路装 50 6,6a フィールド絶縁膜

置の要部断面図である。

【図32】本発明の他の実施例である半導体集積回路装 置の要部断面図である。

【図33】図32の半導体集積回路装置における情報の 書き込みおよび消去の際の動作を説明するための説明図

【図34】図32の半導体集積回路装置における他の情 報の書き込みおよび消去の際の動作を説明するための説 明図である。

【図35】本発明の他の実施例である半導体集積回路装 置の要部断面図である。

【図36】図35の半導体集積回路装置における情報の 書き込みおよび消去の際の動作を説明するための説明図

【図37】本発明の他の実施例である半導体集積回路装 置の要部断面図である。

【図38】図37の半導体集積回路装置の駆動時におけ るパルス列の例を示す説明図である。

【図39】本発明の他の実施例である半導体集積回路装

【図40】本発明の他の実施例である半導体集積回路装 置の要部断面図である。

【図41】本発明の他の実施例である半導体集積回路装 置の要部断面図である。

【図42】本発明の他の実施例である半導体集積回路装 置の要部断面図である。

【図43】従来の半導体集積回路装置の部分断面図であ

【符号の説明】

1 半導体チップ

1 a 半導体基板

1 b 絶縁層

絶縁膜

1 c 半導体層

1 c, 半導体基板

2 ボンディングパッド

3 相補型MOS・FET

3n nチャネルMOS・FET

 $3 n_1$ 拡散層

3 n, ゲート絶縁膜

ゲート電極 3 n₃

3 n₄ 下部電極

3p pチャネルMOS・FET

3pi 拡散層

ゲート絶縁膜 3 p,

ゲート電極 3 p₃

下部電極 3 p₄

4a~4g 引出し電極

5 a ~ 5 d 配線

7 絶縁膜(下部絶縁膜)

8 絶縁膜

9 絶縁膜

10a~10d フォトレジストパターン

11a~11e スルーホール

12 導体膜

12a~12d ウエル

13 キャパシタ

13a キャパシタ用絶縁膜

13b, 13c キャパシタ用電極

14 フローティングゲート

15 コントロールゲート

16a 絶縁膜

16b 絶縁膜

17a, 17b CCD電極

A 内部回路領域

B 外部回路領域

MC メモリセル

DL データ線

Vcc 電源電圧

Vss 接地電圧

Via 入力

Vout 出力

 V_c 電圧

 V_{b} 基板電圧 Vbias, Vbiase, Vbiase 固定パイアス電源電圧用

34

配線

 V_{ϵ} 電圧

電圧 V_1

V, 電圧

 ϕ , \sim ϕ , パルス信号

50 nチャネルMOS・FET

50g ゲート電極

50 gox ゲート絶縁膜

10 51 半導体基板

52 絶縁層

53 半導体層

 $Q_{\mathfrak{g}}$ ゲート電荷

 Q_n チャネル電荷

不純物電荷 Q_{B}

Q, u b 基板表面電荷

Qss 界面固定電荷

60 半導体基板

61 絶縁層

20 62 半導体層

63 nチャネルMOS・FET

64 半導体領域

65 ゲート絶縁膜

66 ゲート電極


67 ゲート電極


図 1

【図1】

図 2


[図2]






[図4]


[図3]








[図9]





【図10】






図10




【図12】


图 12



【図13】




【図14】




【図16】


図 16



【図18】




【図33】




【図15】

図15





【図17】



【図19】


図 19






【図26】

図 26




【図27】

図27




【図28】

図 28



【図29】

図 29





【図30】

図 30

【図31】

図31






MC:メモリセル 13:キャパシタ 13a:キャパシタ用絶縁膜 13b:キャパシタ用電極 13c:キャパシタ用電極


【図32】

図 32




14:フローティングゲート

【図35】




【図37】




3.]

図 34

【図34】




【図36】




【図39】

図 39




[図40]

図40




【図42】

図 42




[図41]

図41



【図43】

図 43



フロントページの続き

(72)発明者 常野 克己

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72)発明者 市川 仁子

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 池田 隆英

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72)発明者 夏秋 信義

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72)発明者 三谷 真一郎

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内